Teknik

For at udvikle effektivt og med succes er det vigtigt at have både viden/erfaring med eksisterende designværktøj og et brugbart værktøjssetup. Vi bruger og har et godt design flow med følgende design værktøj:

VHDL/Verilog - FPGA/ASIC udvikling

• Synthesize samt Place and Route (IDE)
  Altera Quartus II, Xilinx Foundation, Lattice ISP Lever/Diamond
• Algoritme udvikling (C, VHDL)
  C2H (C → HDL), Matlab + Simulink (simulering)
• FPGA CPUer
  Altera Nios II, Xilinx micro/PicoBlaze, Lattice Mico, Sparc og diverse OpenCore CPUer
• Simulatorer
  Modelsim, NC-Sim

Schematic og PCB design

• Schematic
  Cadence Orcad Capture CIS, Protel Schematic
• Layout
  HighSpeed Constraint Driven Allegro PCB Designer, Spectra Auto Router, Protel PCB
• Simulering
  High-speed simulering (SI/EMI/EMC) Cadence SpectraQuest, Cadence Signal Integrity Explorer, Spice - analog simulering
• JTAG boundaryscan testdesign
  JTAG Technologies DFT, ATPG

Egen AI

Vi bruger egen AI-assistent i hele designflowet - til kode generation (VHDL/Verilog/C), simulering, timing analyse, fejlfinding og dokumentation.

Test instrumenter til fejlfinding og specifikation